Projets de l'équipe CIAN (en cours)

• CAIRO+ : language for designing generators of analog functions
• OCEANE : Outils pour la Conception et l'Enseignement des circuits intégrés ANalogiquEs
• ALLIANCE : a free VLSI CAD system
• CORIOLIS : integrated platform of new back-end VLSI design flows
  • Two platform are available : CORIOLIS1 and CORIOLIS2

• CHAMS : flow for design reuse of analog IPs

		2014-2018

Conception d'un accélérateur matériel hybride à base de FPGA 

Habib MEHREZ (CIAN), Roselyne CHOTIN-AVOT (CIAN)

Partenaires : Bull, CEA, Reflex

• OSCI-ACCELERA : Open SystemC Initiative
• ACCELERA OSCI AMSWG : SystemC for Analog/Mixed-signal
• CIAN members are active in the SystemC AMS Academic Connection Program
• ACCELERA AMS Forum
• SystemC AMS.org

		2012-2015

Heterogeneous Inception

The general goal of H-INCEPTION is to develop and deploy a unified design environment for virtual prototyping of multi-domain microelectronics assisted systems to overcome the challenges related to their specification, dimensioning and verification.

Marie-Minerve LOUERAT (CIAN), François PECHEUX (CIAN)

Partenaires : AlphaSip, Atrenta, Coventor, Continental, Dizain-Sync, Fraunhofer Institute, ST Microelectronics, Magillem Design Services,  Oce,  Reden, SmartSigns, IMEC, EPFL, INL, TU Delft, University Cantabria, University Zaragosa

Start : juin 2012 -- End : December 2015

		2008-2011

 Marie-Minerve LOUERAT (CIAN), Hassan ABOUSHADY (CIAN), François PECHEUX (ALSOC)

Partenaires : Infineon, Bosch, Fraunhofer Institute, TUV, ST Microelectronics, Magillem Design Services, CEA-LETI, TIMA, NXP, Dizain-Sync, TIWMC, TU Delft, IMEC-NL, EPFL

Début : juin 2008 -- Fin : septembre 2011

		2011-2014

Verification for heterogeneous Reliable Design and Integration    

Marie-Minerve LOUERAT (CIAN), François PECHEUX (ALSOC), Ramy ISKANDER (CIAN)

Partenaires : Infineon, Fraunhofer Institute, Magillem Design Services, NXP, Continental (France et Allemagne)

Site permanent du projet hébergé à l'Institut Fraunhofer de Dresde, Allemagne

Lire le Résumé (or the abstract if you have selected English Flag)

Début : septembre 2011 - Fin : août 2014

	2011-2014

Conception d'un FPGA tolérant aux défauts

Habib MEHREZ, Roselyne CHOTIN-AVOT

Partenaires : Telecom ParisTech, TIMA

Cette activité adresse les défis de génération d'horloge dans les systèmes sur puce numériques complexes. Démarrée en 2006 à CIAN, elle a été financée par l'ANR à travers les projets HODISS et HERODOTOS. Les partenaires de cette activité sont CEA-LETI, Supélec et Ecole Centrale de Lyon (laboratoire Ampère).  

Lien vers la page du laboratoire dédiée au thème. 

 HODISS, 2007-2010, appel Architectures du Futur 

  HERODOTOS, 2010-2014, appel Arpège

	2011-2014

Pirouz BAZARGAN-SABET

Partenaires :

Japon : Tohuku University (coordinateur), Kobe University, University of Electro-Communications - Tokyo, National Institute of Advanced Industrial Science and Technology

France : TeleCom-ParisTech (coordinateur), SAFRAN - Morpho

	2010-2013

Hassan ABOUSHADY, Habib MEHREZ

Partenaires : FlexRAS Technologies, ITESM, CINVESTAV

	2008-2011

Mise en oeuvre d'une source d'électricité puisant l'énergie dans son environnement immédiat

Dimitri GALAYKO

Partenaires : CEA-LETI, ESIEE, TIMA

	2007-2010

Marie-Minerve LOUERAT (CIAN), Hassan ABOUSHADY (CIAN), François PECHEUX (ALSOC)

Partenaires : IEMN, Magillem Design Systems, ST Microelectronics

Début : janvier 2008 -- Fin : septembre 2011