OBJECTIF

 La synthèse automatisée des circuits intégrés analogiques est généralement classée en deux catégories : l'optimisation basée sur la simulation d'une part et l'optimisation basée sur la connaissance d'autre part. Dans les deux cas, un optimiseur et un évaluateur de performances interagissent en boucle. Dans le premier cas, l'évaluateur est un ensemble de tests conçus pour mesurer les performances par simulation électrique. Dans le deuxième cas, l'évaluateur est un ensemble d'équations modélisant les performances du circuit, implantées dans l'outil de synthèse.

 

Deux approches peuvent être envisagées pour concevoir un modèle de performances de circuit analogique :

- la modélisation par connaissance ou boîte blanche [1]: il s'agit d'extraire un jeu d'équations symboliques, basé sur la connaissance du schéma interne du circuit et l'utilisation de lois simples pour les transistors (i.e. modèles de 1^er ordre généralement).

- la modélisation par identification ou boîte noire [1]: il s'agit de caractériser le circuit par une série de simulations et d'extraire ainsi un ensemble de données tabulaires reliant les performances du circuit à un vecteur de variables d'entrée. Ces données tabulaires peuvent ensuite faire l'objet d'une interpolation polynômiale par exemple.

 

C'est cette dernière approche qui sera étudiée lors de ce stage, dans un objectif d'automatisation du processus de modélisation. En général, la qualité du modèle final repose en grande partie sur le choix des variables et le degré du polynôme. A priori le jeu des variables d'entrée sera fixe ( V_IN, V_OUT, I_BIAS, V_EGi, L_i ) mais la robustesse du modèle d'interpolation sera un critère de qualité important (on entend par robustesse la propriété du modèle de garder le même jeu d'équations lorsque le circuit considéré change de spécifications ou de technologie de réalisation). Dans ce stage, on pose la question de la robustesse des équations face à la migration vers des nouvelles technologies.

 

Le processus de génération des équations du modèle pourra s'appuyer sur des techniques d'apprentissage de type "Response Surface Models" – RSM. L'apprentissage sera basé un plan d'expériences de type simulation électrique du circuit.

 

DESCRIPTION

 Le travail demandé suppose :

- L'étude de l’environnement qui a été développé l’année dernière.

- L'étude de la conception des plans d'expériences sous un outil commercial [3][4].

- L'acquisition des données issues des expériences de simulation et la génération des équations polynômiales par les plans d’expériences.

- La comparaison des modèles de performances ainsi obtenus avec plusieurs technologies de fabrication.

- La qualification de la robustesse des modèles.

 

REFERENCES

[1] G. Gielen, Design and modeling tools for analog/RF circuits in mixed-signal integrated systems on chip, FDL'02 Forum on Design Languages, Sept. 2002, Marseille, France.

[2] Connaissance et synthèse en vue de la conception et la réutilisation de circuits analogiques intégrés, Thèse R. Iskander, UPMC, juillet 2008.

[3] http://www.mathworks.fr/

[4] www.jmp.com

 

COMPETENCES REQUISES

Intérêt pour le développement d'outils CAO analogiques

Intérêt pour la simulation électrique

Intérêt pour la modélisation des circuits analogiques 

 

ENCADRANT

Il sera encadré par Dr. Ramy ISKANDER.

Email : Ramy.Iskander(at)lip6(.)fr

 

REMUNERATION

 

 Ce stage sera rémunéré pendant toute la durée du stage.

LIEU

 Laboratoire LIP6, Paris, France.