-
-
-
-
-
-
-
HomeSite map
SoC/Jobs offers/Internships/2012-2013/CIAN/Etude d'un module de mesure de la marge de phase dans l'horlogerie des SOC synchrones Print page

Etude d'un module de mesure de la marge de phase dans l'horlogerie des SOC synchrones

Descriptif du sujet

Ce projet se situe dans le prolongement du projet HODISS dont le but était de démontrer la réalisabilité de SOCs synchrones (GSLS Globally Synchronized and Locally Synchronous). Cet objectif a été magistralement atteint et démontré par la réalisation de circuits de test.

La réalisation de SOCs synchrones se situe dans un cadre d'amélioration de la fiabilité de ce type de circuit pour qu'ils puissent réaliser des applications critiques, en particulier par l'élimination des risques de métastabilité inhérents aux solutions comportant de l'asynchronisme, par exemple, les approches GALS (Globally Asynchronous and Locally Synchronous).

Cette étude a pour but de compléter le projet ANR HODISS par l'étude d'un module embarquable sur un SOC synchrone pour effectuer la mesure du respect de la condition de synchronisme et de prévenir le dispositif de gestion de ce SOC si cette condition tend à se dégrader.

Dans tout circuit synchrone, la "marge de phase" (ou condition de synchronisme) représente l'intervalle de sécurité qui doit exister entre le temps de transfert des circuits combinatoires les plus lents (le chemin critique) et la période de l'horloge. Comme le temps de propagation des circuits combinatoires dépend de plusieurs paramètres tels que la température, la tension d'alimentation, le vieillissement etc...., un tel module permettrait d'apporter une fiabilité logique quasi-absolue aux circuits SOCs synchrones qui l'utiliseraient.

La mesure de la marge de phase d'un SOC synchrone et sa transmission à son dispositif de gestion, permet de prendre des mesures correctives (par exemple des délestages) si cette marge tend à s'annuler. Cette propriété, associée à l'élimination des risques de métastabilité inhérente à l'approche synchrone rend ces SOCs extrêmement fiables, donc aptes à exécuter des tâches critiques dans des équipements sensibles.

Durée du stage

Ce projet devrait déboucher sur une thèse. Toutefois, le stage proposé constitue une première phase exploratoire destinée à en valider la faisabilité. 

 

Encadrement

- Mr Dimitri Galayko, Maître de conférences UPMC/SOC

- Mr François Anceau, Prof émérite CNAM

Financement

Ce stage est financé selon les règles en vigueur à l'UPMC. 

LIP6 LIP6-SoC LIP6 CNRS UPMC