Mots clefs

CMP, NoC, RF, reconfigurable dynamiquement, multi-coeurs, many-coeurs, placement de tâches

Contexte

Depuis plusieurs années, au lieu d'utiliser les transistors supplémentaires pour complexifier un unique coeur de calcul et exécuter plus vite une tâche donnée, on multiplie les coeurs de calcul pour exécuter plus de tâches à la fois, ces puces sont appelées Chip Multi Processor (CMP).Elles posent un nouveau problème : comment faire communiquer ces processeurs entre eux ?

C'est la problématique traitée dans le cadre des Network on Chip (NoC) [1].Une première approche est d'utiliser les technologies filaires classiques et des communications par paquets allant, routeur après routeur, de la source vers la destination. Si cette solution est intéressante en terme de bande passante, elle passe moins à l'échelle en terme de latence. Plus récemment, d'autres solutions utilisant de nouvelles technologies comme la 3D [2], l'optique [3]ou la Radio Fréquence (RF) [4] ont été explorées.

C'est dans ce cadre que le projet ANR WiNoCoD [5, 6] (Wired RF Network on Chip reconfigurable on Demand) propose un NoC RF avec allocation dynamique à la demande des ressources de communication. Ce projet regroupe les laboratoires ETIS, IETR et LIP6 ainsi que l'entreprise NXP.

Objectifs

L'utilisation des nouvelles technologies (3D, Optique et RF) apporte une amélioration de la bande passante et/ou de la latence, cependant ce ne sont pas les seuls critères à prendre en compte. En effet, il faut aussi tenir compte de l'hétérogénéité spatiale et temporelle des communications au sein d'un CMP. Cette hétérogénéité est provoquée par l'exécution d'applications non régulières, ou tout simplement par l'exécution simultanée de plusieurs applications différentes.

L'architecture WiNoCoD permet potentiellement d'adapter la structure de communication aux besoins engendrés par les applications. L'objectif de ce stage est d'évaluer les performances de l'architecture, en particulier de son réseau de communication, en portant des applications de benchmarking standard et en comparant les résultats avec d'autres solutions de l'état de l'art.

Liste des tâches

• Étude et compréhension de l'architecture WiNoCoD
• Prise en main du prototype virtuel SystemC de l'architecture
• Déploiement naïf d'une application répartie sur l'ensemble des coeurs du système
• Simulation et évaluation des performances

Profil

Étudiant en deuxième année de Master ou en dernière année d'École d'Ingénieur en Informatique ou Électronique, les compétences suivantes seront appréciées :

• Architecture des ordinateurs
• Modélisation en SystemC
• Langages C++ et Python

Informations pratiques

Durée du stage : 6 mois

Lieu du stage : LIP 6 - 4 Place Jussieu, 75005 Paris, France

Rémunération : gratification standard

Contacts

Alexandre Brière Alexandre.Briere@lip6.fr +33 (0)1 44 27 75 07

Julien Denoulet Julien.Denoulet@lip6.fr +33 (0)1 44 27 84 04

Bertrand Granado Bertrand.Granado@lip6.fr +33 (0)1 44 27 96 33

Références

[1] R. Marculescu, U.Y. Ogras, L.S. Peh, N.E. Jerger, and Y. Hoskote. Outstanding research problems in noc design : system, microarchitecture, and circuit perspectives. Computer Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 28(1) :3-21, 2009.

[2] Feihui Li, Chrysostomos Nicopoulos, Thomas Richardson, Yuan Xie, Vijaykrishnan Na-rayanan, and Mahmut Kandemir. Design and management of 3d chip multiprocessors using network-in-memory. ACM SIGARCH Computer Architecture News, 34(2) :130-141, 2006.

[3] G. Kurian, J.E. Miller, J. Psota, J. Eastep, J. Liu, J. Michel, L.C. Kimerling, and A. Agar-wal. Atac : A 1000-core cache-coherent processor with on-chip optical network. In Proceedings of the 19th international conference on Parallel architectures and compilation techniques, pages 477-488. ACM, 2010.

[4] M.C.F. Chang, J. Cong, A. Kaplan, M. Naik, G. Reinman, E. Socher, and S.W. Tam. Cmpnetwork-on-chip overlaid with multi-band rf-interconnect. In High Performance Computer Architecture, HPCA 2008. IEEE 14th International Symposium on, pages 191-202.

[5] Alexandre Brière, Julien Denoulet, Andrea Pinna, Bertrand Granado, François Pêcheux,Patrick Garda, Myriam Ariaudo, Frédéric Drillet, Cédric Duperrier, Mohamad Hamieh, et al. WiNoCoD : Un réseau d'interconnexion hiérarchique RF pour les MPSoC. InComPAS'2014 : Conférence d'informatique en Parallélisme, Architecture et Système, pages track-architecture, 2014.

[6] Alexandre Brière, Julien Denoulet, Andrea Pinna, Bertrand Granado, François Pêcheux, Eren Unlu, Yves Louët, and Christophe Moy. A Dynamically Reconfigurable RF NoC for Many-Core. In Proceedings of the 25th edition on Great Lakes Symposium on VLSI, pages139-144. ACM, 2015.