-
-
-
-
-
-
-
HomeSite map
SoC/Jobs offers/Internships/ALSOC/Évaluation des performances d'un système d'exploitation multi-kernel sur une architecture x86 64-bits Print page

Contexte

Nous assistons ces dernières années à une évolution remarquable dans le monde des processeurs. En effet, la majorité des processeurs sont aujourd’hui multicore, ils contiennent jusqu’à plusieurs dizaines de cœurs, et l’arrivée des processeurs manycore, contenant plusieurs centaines de cœurs, est imminente. Par exemple l’architecture TSAR [1] peut supporter jusqu’à 1024 coeurs.

L’arrivée de ces architectures manycore à mémoire partagée cohérente pose un problème pour les systèmes d’exploitation, dont l’architecture doit être profondément modifiée pour exploiter efficacement le parallélisme du matériel. Une technique prometteuse pour garantir la scalabilité est l’approche multi-kernel, qui consiste à décomposer le noyau du système d’exploitation en plusieurs instances communicantes, sur le modèle des systèmes distribués sur réseau.

Le système d’exploitation multi-kernel ALMOS-MK[2, 3] a été développé au LIP6 par Mohamed Karaoui pour l’architecture TSAR sur la base du système d’exploitation ALMOS[4] développé initialement au LIP6 par Ghassan Almaless. Ce système fournit aux applications l’image d’un unique système d’exploitation, et la communication entre les différentes instances du noyau instances est assurée par un mélange de passage de messages et d’accès directs en mémoire distante. Les résultats obtenus sur l’architecture TSAR démontrent une scalabilité bien meilleure que celle du noyau commercial NetBSD.

Problème et objectifs

L’architecture TSAR utilise des processeurs 32 bits pour minimiser la consommation énergétique, et l’implémentation existante du système ALMOS-MK sur TSAR a dû mettre en oeuvre des techniques particulières pour contourner les limitations liées aux adresses virtuelles sur 32 bits. Ceci a conduit à exécuter le noyau en adressage physique alors que les applications s’exécutent en mode virtuel. Ainsi, nous souhaitons porter le noyau ALMOS-MK sur une architecture x86 multicore 64 bits disponible au LIP6. Ce portage requiert une adaptation/émulation des différentes fonctionnalités qui sont exclusives à TSAR. En plus du portage, le stagiaire devra étudier les performances du système et les comparer à celles du système Linux.

Pré-requis

  1. Connaissance du C
  2. Connaissance en système d’exploitation
  3. Connaissance en assembleur x86

Lieu

Ce stage se déroulera dans le laboratoire d’informatique de Paris 6 (LIP6) au 4, place jussieu, Paris, France.

Encadrants

Références

  • [1] Alain Greiner. Tsar : a scalable, shared memory, many-cores architecture with global cache coherence. In9th International Forum on Embedded MPSoC and Multicore(MPSoC’09), volume 15, 2009.
  • [2] Mohamed Lamine Karaoui, Pierre-Yves Péneau, Quentin L Meunier, Franck Wajsbürt,and Alain Greiner. Exploiting large memory using 32-bit energy-efficient manycorearchitectures. InIEEE 10th International Symposium on Embedded Multicore/Many-core Systems-on-Chip, 2016.
  • [3] Pierre-Yves PÉNEAU, Franck WAJSBÜRT, Mohamed KARAOUI, and Béatrice BÉ-RARD. Migration de processus pour un multi-noyau large échelle. 2015.
  • [4] Ghassan Almaless : Conception d'un système d'exploitation pour une architecture many-cores à mémoire partagée cohérente de type cc-NUMA, PhD thesis, UPMC-LIP6, 2014

 

LIP6 LIP6-SoC LIP6 CNRS UPMC