-
-
-
-
-
-
-
HomeSite map
SoC/Offres d'emplois/Stages/2009-2010 Print page

Master SESI: Propositions de Stages 2009-2010

Dossier de candidature à un stage de Recherche niveau M2

Pour candidater à un ou plusieurs sujets de recherche proposés par le département SoC du laboratoire LIP6, vous devez sélectionner le ou les sujets qui vous intéressent et noter les coordonnées de l'encadrant de chaque stage. A l'encadrant de chaque stage qui vous intéresse, envoyez par mail :

  • une lettre de motivation (dans le mail ou en pdf attaché).
  • un CV détaillé (format pdf seulement ) comportant en particulier : nom, prénom, date de naissance, les diplômes obtenus  et la description des 3 dernières années d'études y compris les stages et projets. 
  • concernant les 3 dernières années d'études, : diplômes obtenus, intitulé des cours, université/école, et notes que vous avez obtenues, le classement s'il existe. Le cas échéant, la page web où l'on peut connaître précisément le  cursus universitaire.
  • le nom et les coordonnées (nom, prénom, université/laboratoire/école, téléphone et adresse) d'un professeur vous connaissant et pouvant vous recommander.
  • le cas échéant, un rapport de stage ou de projet (format .pdf).

La durée de ces stages est au maximum 6 mois. Les candidats sont rémunérés pendant toute la durée du stage, conformément aux directives de l'UPMC.

Plusieurs de ces stages peuvent donner lieu à une  thèse.

Liste des stages

CIAN 1 (Cryptographie)
Conception d'un coprocesseur pour la cryptographie. Encadrante : Roselyne Chotin-Avot. ** Stage attribué à Amine BEHIDJ de l'université Paris8-Vincennes **.
CIAN 2 (CAO & Circuits)
Génération automatique de modèles de performances non-linéaires pour circuits intégrés par les machines à vecteurs de support (SVM). Encadrant : Ramy Iskander. **Stage attribué à Maie ALY, master UPMC-UFE SESI.**
CIAN 3 (CAO & Circuits)
Etude de l'influence de technologies sur la robustesse de modèles de performances non-linéaires pour circuits intégrés par la méthode des plans d'expériences. Encadrant : Ramy Iskander
CIAN 4 (Circuit)
Conception de filtre numérique d’asservissement pour le réseau de boucles à verrouillage de phase tout-numérique en technologie VLSI CMOS 65 nm. Encadrants : Dimitri Galayko et Eldar Zianbetov. **Stage attribué à Quan ZHOU, master UPMC SESI**.
CIAN 5 (Circuits, FPGA)
Implémentation FPGA d’un réseau de boucles à verrouillage de phase tout-numérique (ADPLL). Encadrants : Dimitri Galayko et Eldar Zianbetov. ** Stage attribué à Mohamed Sdiri, Master UPMC SDI, Spécialité : Systèmes Communicants **
CIAN 6 (Circuits)
Modulateur Sigma-Delta d’ordre 1 en transistors organiques à couche mince. Encadrants: Hassan Aboushady et Yvan Bonnassieux. ** Stage attribué à Jung Kyu Chae, master UPMC SESI**.
CIAN 7 (Circuits)
Convertisseur analogique-numérique RF pour la radio-logicielle. Encadrant : Hassan Aboushady. ** Stage attribué à Jizhen ZHANG, master UPMC SESI.**
CIAN 8 (CAO & Circuits)
Intégration du simulateur NGSPICE dans un environnement de dimensionnement de Circuits Analogiques Intégrés. Encadrants : Ramy Iskander et Farakh Javid. ** Stage attribué à Ruomin WANG, master UPMC SESI.**
CIAN 9 (CAO & Circuits)
Open Access. Encadré par Jean-Paul Chaput. ** Stage attribué à Jean-Manuel CABA, Master UPMC SESI.**
CIAN 10(CAO & Circuits)
Méthode empirique pour déterminer la zone où la chute de tension liée à l'IR-DROP est maximale. Encadrante : Patrica Renault. **Stage attribué à Pierre AUMENY, master UPMC SESI **.
CIAN 11 (Circuits)
Convertisseur Analogique-Numerique Sigma-Delta Large-Bande avec quantificateur VCO. Encadrant : Hassan Aboushady.** Stage attribué à Yasser Yousry, Université Alexandrie**.
CIAN 12 (Système)
Implantation matérielle d'un filtre particulaire pour le suivi multi-objets. Encadrante : Roselyne Chotin-Avot.
CIAN 13 (circuits)
IP d’un switch MOS haute tension pour circuits de récupération d’énergie vibratoire : conception VLSI et modélisation comportementale. Encadré par Dimitri Galayko et Andrii Dudka. **Stage attribué à Asal DOLATABADI, master UPMC SESI **.
ALSOC 1
Portage d'applications parallèles sur plateforme embarquée multicoeurs
ALSOC 2
Communication avec des périphériques déportés dans le cas du prototypage sur FPGA de l'architecture de processeur multi-core TSAR
ALSOC 3
Evaluation de performances pour l’architecture de processeur multi-cores TSAR
ALSOC 4
Définition et implantation d’un serveur GDB sur FPGA pour l’architecture de processeur multi-core TSAR. Encadrant : Franck Wajsbürt. **Stage attribué à Byunghyun OH, école polytechnique.**
ALSOC 5
Implémentation et validation de mécanismes de virtualisation pour l’architecture de processeur multi-cores TSAR
ALSOC 6
Portage du système d'exploitation MutekH/Hexo sur les processeurs x86-64 bits et Sparc
ALSOC 7
Introduction du système de fichiers Ext2 dans le système d'exploitation MutekH
ALSOC 8
Introduction d'un système de fichiers en réseau de type NFS dans MutekH
ALSOC 9
Modélisation SystemC d'un contrôleur réseau pour la plate-forme de prototypage virtuel SoCLib, et développement du pilote logiciel pour MutekH
ALSOC 10
Intégration dans MutekH d'un pilote de MMU pour le processeur ARM de la console de jeu GP32
ALSOC 11
Parallélisation de la résolution de problèmes SAT
ALSOC 12
Exploration de l'espace de conception multi-niveaux pour des applications de type task farm
ALSOC 13
Evaluation de la robustesse des circuits embarqués par les approches formelles
ALSOC 14
Diagnostique de bogues utilisant une abstraction de prédicat au niveau mot
ALSOC 15
Parallélisation dynamique pour multicoeurs : intégrer explicitement le comportement des accès mémoire - Encadrantes : Assia Djabelkhir, Nathalie Drach, Karine Heydemann. ** Stage attribué à Andi Drebes, master SESI-UPMC. **
ALSOC 16
Ordonnancement d’un Synchronous Data Flow sur m processeurs identiques - Encadrants : Olivier Marchetti, Alix Munier. ** Stage attribué à Bruno Bodin, master SESI-UPMC. **
ALSOC 17
Evaluation du débit maximum pour un réseaux à choix libres.
ALSOC 18
Parallélisation du sous-système gestionnaire de fichiers dans le noyau ALMOS. **Stage attribué à Fabrice DE GANS-RIBEIRI, Master UPMC SESI**
SYEL 1
**Stage attribué à Weidong WANG, Master UPMC SESI**
SYEL 2
Etude et réalisation d'un amplificateur en technologie CMOS ST 65nm. Stage encadré par Mehdi Terosiet, Sylvain Feruglio et Dimitri Galayko. ** Stage attribué à Gianni Fulgence, master UPMC SESI**
SYEL 3
Architecture de lecture innovante dans les capteurs d'images CMOS à partir de transistors multi-grille à tranchés profondes. Encadrant :Sylvain Feruglio. **Stage attribué à Houssen MOUSSA, master UPMC SESI.**
LIP6 LIP6-SoC LIP6 CNRS UPMC