Intégration du simulateur NGSPICE dans un environnement de dimensionnement de Circuits Analogiques Intégrés.

Contrairement au domaine numérique, la synthèse automatisée des circuits intégrés analogiques reste une phase complexe et longue. Généralement deux types d'outils permettent de réaliser cette tâche : outils basés sur la simulation d'une part, outils basés sur la connaissance d'autre part.

Dans le premier cas un simulateur électrique est massivement utilisé pendant de longues périodes jusqu'à ce que le circuit atteigne les spécifications souhaitées. Cette méthode a pour avantage d'avoir des résultats très précis mais l'inconvénient est la durée d'exécution.

Dans le deuxième cas le modèle de transistor utilisé pendant la synthèse est moins précis, ce qui produit des résultats moins précis qui doivent être corrigés, mais ici la synthèse est plus rapide.

OBJECTIFS

Au LIP6 a été développé l'outil CAIRO+ [1] qui utilise un procédé de synthèse basé sur la connaissance et utilisant des modèles de transistor identiques à ceux d'un simulateur. On a donc les avantages des deux méthodes précédentes. L'inconvénient reste dans le codage du modèle de transistor : pour utiliser une nouvelle technologie il faut d'abord coder le modèle correspondant dans CAIRO+, ce qui prend beaucoup de temps.

Dans [3] est proposée une méthode qui permet d'encapsuler un simulateur électrique commercial dans CAIRO+ de manière à utiliser directement le modèle de transistor du simulateur. Ainsi le codage du modèle de transistor n'est plus nécessaire et l'utilisateur peut synthétiser un circuit avec n'importe quelle technologie.

Dans ce stage on souhaite encapsuler le simulateur électrique NGSPICE, qui est libre.

Le travail demandé suppose :

• Etude du simulateur NGSPICE [2]
• Etude de la méthode mise en oeuvre pour encapsuler le simulateur électrique disponible dans CHAMS [3]
• Application de cette méthode au simulateur NGSPICE
• Adaptation à NGSPICE des modèles de transistor disponibles
• Dimensionnement de plusieurs amplificateurs avec ce nouvel environnement dans différentes technologies CMOS. Analyse et comparaisons.

Intérêt pour le développement d'outils CAO analogiques

Intérêt pour la simulation électrique

Intérêt pour la modélisation des circuits analogiques

Il sera encadré par Dr. Ramy ISKANDER et Farakh JAVID.

Email : <mailto:Ramy.Iskander@lip6.fr>Ramy.Iskander@lip6.fr, <mailto:Farakh.Javid@lip6.fr>Farakh.Javid@lip6.fr

[1] Connaissance et synthèse en vue de la conception et la réutilisation de circuits analogiques intégrés, Thèse R. Iskander, UPMC, juillet 2008.

[2] <http://ngspice.sourceforge.net/>http://ngspice.sourceforge.net/

[3] Javid Farakh, Iskander Ramy, Louërat Marie-Minerve, “Simulation-Based Hierarchical Sizing and Biasing of Analog Firm Ips”, IEEE BMAS'2009.