Architecture de lecture innovante dans les capteurs d'images CMOS à partir de transistors multi-grille à tranchés profondes

Laboratoire : LIP6

Encadrants : Sylvain Feruglio, LIP6

Durée : 6 mois

Date de départ : De suite, avril 2010

Contacts : sylvain.feruglio(at)upmc(.)fr

 

Ce stage sera rémunéré pendant toute la durée du stage

 

Contexte: Les capteurs d’images souffrent intrinsèquement d’un problème de diaphonie entre pixel. Pour palier à cela, une des solutions préconisées est la création de tranchées profondes dans le substrat, entre les pixels. Compatible avec les technologies standards CMOS, cette alternative présente aussi l’avantage de pouvoir réaliser des transistors multi-grilles originaux qui peuvent conduire au développement de nouvelles fonctionnalités et aussi améliorer les performances globales de ce type de capteurs.

 

Objectifs du stage : A partir des données recueillis dans la littérature et avec les différents interlocuteurs, un modèle de type SPICE de transistors multi-grilles à tranchées profondes sera à développer. Puis, différentes architectures basées sur ce dispositif devront être proposée dans le but de développer de nouvelles fonctionnalités pour les capteurs d’images et permettre d’entrevoir les avantages et inconvénients de l’emploi de ce type de composants par rapport aux dispositifs traditionnels.

 

Profil recherché : Le candidat doit avoir un gout prononcé pour l’électronique. Il devra avoir les notions de base en technologie CMOS, en physique des semiconducteurs, en VHDL-AMS et en simulation électronique. Une connaissance de l’outil TCAD de Synopsis serait un plus.

 

Bibliographie :           

[1]       B. Ramadout et al., Multigate MOSFET in a Bulk Technology by Integrating Polysilicon-Filled Trenches, IEEE EDL, 2010

[2]       K. Akarvardar, Transistor SOI à quatre grilles : Caractérisation, modélisation et applications, thèse INPG, 2006.

[3]       S. Feruglio, Etude du bruit dans les capteurs d’images intégrés, type APS, thèse UPMC, 2005.