-
-
-
-
-
-
-
HomeSite map
SoC/Offres d'emplois/Stages/2011-2012 Print page

Liste des propositions de stages de l'équipe ALSOC

Verification/Analogique 1 - EquIPA
 
Vérification Analogique 2 - EquIPA
 
Analyse de la robustesse de circuits soumis à des fautes transitoires : classification du type de robustesse
 
Analyse de la robustesse de circuits soumis à fautes transitoires : mise en oeuvre dans la chaine de conception DIPLODOCUS/TTOOLS
 
Vérification compositionnelle du Protocole de Cohérence de Caches d'une Machine Multiprocesseur
 
Recherche d’un ordonnancement K-périodique efficace de taille minimale pour un Synchronous Data Flow Graph
 
Etude d'algorithmes approchés pour l'ordonnancement d'applications sur une architecture multi-core avec des dates d'échéance et de disponibilité
 
TSAR : Modélisation au niveau transactionnel d’une architecture de processeur many-cores
 
TSAR: Implantation sur FPGA d'une architecture de processeur Many-core
 
TSAR Définition d'un micro-réseau spécialisé pour les entrées/sorties dans une architecture de processeur many-core
 
TSAR : Communication inter-carte pour une réalisation du processeur sur multi-FPGA
 
TSAR : Introduction d'un mécanisme d'aide au debug du matériel respectant la norme JTAG dans une architecture de processeur many-cores
 
TSAR : Contrôle du placement des données par le système d'exploitation pour un processeur manycore possédant une mémoire 3D
 
DSX : Extension d'un outil de conception conjointe matériel/logiciel de systèmes multi-processeurs
 
Implementation and experimental evaluation of Harware/software co-designed mechanism to improve performance and power consumption of TSAR architecture
 
Instrumentation d’une plate-forme processeur many-cores pour analyse dynamique du protocole de cohérence mémoire
 
Conception profiler
 
Exploration de l'espace de conception multi-niveaux pour des applications de type task farm
 
LIP6 LIP6-SoC LIP6 CNRS UPMC