Objectifs du stage

Le sujet de ce stage consiste à concevoir un filtre numérique simple pour le module de synchronisation GSLS des SOC développé dans le cadre du projet HODISS. Ce travail s'appuiera sur une méthode de conception de circuits VLSI basée sur la spécification, par un algorithme, du comportement souhaité. La méthode consiste à réaliser une structure de type pseudo-microprocesseur (simple), spécialisé pour l'exécution de cet algorithme particulier. Cette automatisation comportera deux phases:

• La première consiste à analyser l'algorithme pour en extraire les spécifications du chemin de données et du séquenceur du pseudo-microprocesseur à concevoir.
• La seconde consiste à utiliser des générateurs pour réaliser des fonctions particulières (registres, opérateurs, tests,….), en écrivant / utilisant des programmes en Python pour l'outil d'assemblage (STRATUS du département SOC du Lip6) et en utilisant la bibliothèque de cellules d'Alliance.

Contexte scientifique et technique:

Sous une énorme pression économique due à l'augmentation vertigineuse de la complexité des circuits intégrés, leur conception a évolué vers une hyper-automatisation qui ne permet plus d'exploiter les possibilités spécifiques des technologies VLSI. Par rapport à des circuits dessinés manuellement, les circuits compilés sont en moyenne deux fois plus complexes, plus lents et surtout beaucoup plus gourmands en énergie. La méthode proposée permet de réaliser des circuits presque aussi optimaux que ceux dessinés manuellement avec un coût de conception intermédiaire.

La méthode proposée, publiée dans l'ouvrage : "Conception des circuits VLSI", F.Anceau, Y.Bonnassieux, Dunod 2007, consiste à réaliser le circuit, ou un bloc d'un circuit plus complexe, sous la forme d'une structure de type microprocesseur simple, optimisée pour n'exécuter que l'algorithme qui spécifie ce circuit ou ce bloc. L'avantage de cette méthode est que le dessin optimisé de ces structures peut être obtenu par la paramétrisation d'outils d'assemblage pour assembler, de manière jointive, des cellules pré-dessinées puisées dans une bibliothèque. Les chemins de données obtenus par cette méthode sont presque aussi optimaux que ceux dessinés à la main.

Comme cette caractéristique d'optimalité ne concerne actuellement que les chemins de données, le dessin des séquenceurs doit être obtenu par une compilation standard.

Les documents, cellules et programmes STRATUS développés dans le cadre du mémoire d'ingénieur CNAM de Raphaël Myard sur cette méthode de conception seront disponibles.

Encadrement :

Le stage sera encadré par le Professeur François Anceau et Mr Dimitri Galayko.

Compétences souhaitées :

• Conception de circuits VLSI numériques
• Dessin de circuits VLSI numériques full custom
• Traitement numérique du signal