Objectif

Le but de ce stage est de réaliser le dessin des masques d'un cluster d'un FPGA de type mesh of clusters.

Description

Le LIP6 travaille depuis plusieurs années sur les architectures reconfigurables. Il a proposé différentes architectures innovantes : mesh, tree, mesh of tree et plus récemment mesh of clusters. Plusieurs réalisations physiques de ces FPGAs ont déjà été réalisées.

Nous sommes actuellement impliqués dans le projet RobustFPGA qui vise à rendre robuste aux défauts de fabrication une architecture de FPGA de type mesh of clusters. Les études sont menées aussi bien au niveau de l'architecture matérielle qu'au niveau des outils de configuration du FPGA (placement/routage). Le routage d'une application se fait en essayant de minimiser le temps de propagation. Pour cela on a besoin d'étudier le temps de propagation intrinsèque des différents éléments constituant le FPGA. Ceci nécessite donc d'avoir le layout du FPGA et d'en extraire ces informations.

Dans le cadre de ce stage, il est envisagé de réaliser le layout d'un cluster du FPGA. Le stage pourra être prolongé par une mission d'ingénieur de 6 mois à 1 an afin de réaliser le layout complet du FPGA.

Les étapes du travail seront :

1. Etude de l'architecture mesh of clusters

2. Réalisation du layout d'un cluster

3. Validation et étude des performances

Connaissances requises

Cadence, VLSI, programmation

Encadrant

Roselyne Chotin-Avot

Rémunération

Ce stage sera rémunéré 417€/mois pendant toute la durée du stage (6 mois)