Proposition de Stage Bac + 5

 

Laboratoire : LIP6, département SoC

Durée : 6 mois

Ce stage a déjà été attribué.

 

Contexte : Dans les systèmes sur puce (SoC, Systems on Chip) actuels, l’oscillateur contrôlé numériquement (DCO, Digital Oscillator Controlled) est un des éléments essentiels. Par exemple, dans l’horlogerie des SoC synchrones, c’est l’un des blocs les plus critiques, puisque c’est grâce à lui que s’effectue le cadencement de toute la puce.

Parmi les nombreuses architectures d’oscillateur contrôlé existantes, le DCO à matrice d’inverseurs trois états est l’une des structures émergentes qui présente le plus d’intérêt [1, 2].

A l’heure actuelle, la conception de ce type de circuit est essentiellement artisanale. Cette approche est, par conséquent, sous-optimale et non-réutilisable. Nous nous proposons de développer un outil de conception conduisant à la synthèse automatique de cette famille de DCO, en se basant sur un cahier des charges aussi minimal que possible.

 

Objectif du stage : Au cours de ce stage, une méthodologie de dimensionnement de cette famille de DCO sera développée et implémentée en C++ pour interagir avec l’outil CHAMS [3, 4]. Celle-ci conduira à l’obtention d’un schematic. A partir de celui-ci, l’appel d’un simulateur électrique, configuré pour réaliser plusieurs simulations différentes, permettra d’obtenir automatiquement les principales performances du circuit. Elles pourront être alors comparées à un cahier des charges préétabli.

 

Compétences souhaités :

- Simulation Spice

- Programmation en C++

- Notions de base en microélectroniques

 

Encadrement :

Le stage sera principalement encadré par :

- Ramy Iskander (McF), Ramy.Iskander@lip6.fr

- Dimitri Galayko (McF HDR), dimitri.galayko@lip6.fr

- Sylvain Feruglio (McF), sylvain.feruglio@upmc.fr

 

Rémunération : 436€/mois.

 

Bibliographie :

[1] E. Zianbetov, F. Anceau, M. Javidan, D. Galayko, E. Colinet, J. Juillard, A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation, IEEE International Symposium on Circuits and Systems (ISCAS), pages 2845-2848, 2011.

[2] M. Terosiet, S. Feruglio, D. Galayko, P. Garda, An Analytical Model Of The Oscillation Period For Tri-State Inverter Based DCO, IEEE International Conference on Microelectronics (ICM), pages 1-5, 2011.

[3] tmp-soc.lip6.fr/recherche/cian/chams/

[4] F. Javid, R. Iskander, M.M. Louërat, D. Dupuis, Analog Circuits Sizing Using Bipartite Graphs, IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), pages 1-4, 2011.