Réalisation d'un processeur MIPS du modèle VHDL aux masques de fabrication

 Ce stage a déjà été attribué

Objectif

L'objectif de ce stage est de concevoir un processeur MIPS depuis son modèle VHDL jusqu'aux masques de fabrication en utilisant les outils des chaînes de conception industrielles Mentor, Cadence et éventuellement Synopsys.

Travail demandé

Il n'y aura a priori pas de problème concernant le modèle VHDL du processeur MIPS puisque celui-ci est actuellement activement utilisé dans l'architecture de processeur manycores TSAR sur des circuits FPGA. En revanche, nous n'avons pas de synthèse réelle du modèle VHDL en vue d'obtenir un circuit et c'est l'objet du stage.

Pour ce stage, il n'est pas demandé seulement d'obtenir un circuit final, il va vous falloir rédiger un didacticiel précis décrivant chacune des étapes de réalisation : synthèse, placement-routage, vérifications, analyse temporelle, etc. Ces didacticiels vont servir de base à la conception des travaux pratiques du futur module du master-2 du master SESI.

Le travail va consister à :

1. Concevoir un banc de test permettant de simuler le MIPS.

2. Effectuer une synthèse du MIPS sur la bibliothèque de cellules symboliques précaractérisées d'Alliance ou sur une bibliothèque de cellules d'un fondeur.

3. Effectuer un placement et un routage.

4. Obtenir les masques réels.

5. Faire une analyse temporelle du MIPS.

Une difficulté particulière du stage est l'utilisation de la technologie symbolique d'Alliance qui va nécessiter une adaptation aux outils et une transformation en masques réels à la fin. Il vous sera aussi demandé de permettre l'usage de certains outils de la chaîne Coriolis (p. ex. le routeur). Toutefois, ces opérations ont déjà été expérimentées au laboratoire.

Le principal intérêt de ce stage est qu'il va donner l'opportunité d'acquérir des compétences réelles sur des chaînes de conception industrielles d'autant plus qu'il vous est demandé de décrire clairement chaque étape, mais c'est aussi l'une des plus importantes difficultés parce que la rédaction de didacticiel n'est pas facile.

Prérequis

Vous devez a priori avoir suivi les modules Tools, MIPS et Indus du master SESI afin d'avoir déjà les connaissances de base des outils et du processeur. En effet, l'usage réel des outils représente une vraie difficulté qui nécessite d'avoir déjà la vue d'ensemble que vous avez pu acquérir au cours de ces trois modules. Sinon ce sera sans doute plus difficile.

Encadrement

Les responsables sont Franck Wajsbürt et Pirouz Bazargan, épaulés par plusieurs personnes ayant une connaissance des outils qui pourront vous aider efficacement sur des points techniques.

Contacts: [franck.wajsburt / pirouz.bazargan-sabet] @lip6.fr