Contexte
Les systèmes embarqués ne cessent d'augmenter en complexité et l'espace à explorer pour trouver la solution la mieux adaptée ne cesse de grandir. L'exécution de logiciel sur une plate-forme de prototypage permet d'expérimenter plusieurs solutions de déploiement des tâches logicielles sur des processeurs et des canaux le communication sur les bancs mémoire, du dimensionnement des caches, entre autres. Ce processus est appelé Exploration de l'Espace de Conception (Design Space Exploration, DSE ).
Depuis plusieurs années, nous poursuivons une collaboration avec Télécom ParisTech (TPT) afin de proposer un outil d'exploration de l'espace de conception. Point de départ de notre travail était AVATAR [PKA11] de TPT, une solution orientée modèles pour l'analyse et la conception de logiciels embarqués qui
repose sur des diagrammes SysML pour décrire les aspects logiciels du système. TTool [Apv], logiciel libre, permet de réaliser de façon graphique des modélisations d'application, de les simuler et vérifier formellement. Par contre, il ne prenait pas en compte la plate-forme cible.
Une première réalisation a permis à TPT de générer du code de prototypage pour une plate-forme locale [AB12]. Le projet Lip6 PYRAMIDE nous a ensuite permis de générer du code de prototypage pour une plate-forme multi-processeur sur puce (MP-SoC) basée sur SoCLib [Soc03], une bibliothèque de modèles de composants faisant partie d'une architecture à mémoire partagée et dont l'équipe ALSOC est le principal porteur.
Notre recherche se décompose en trois volets :
1. Prototypage : À partir de la description SysML, génération du code de l'application et de la description de la plate-forme matérielle (topcell ), du script pour l'éditeur des liens (ldscript) nécessaire pour contrôler le déploiement des objets logiciels, compilation et lancement de la simulation. Cette étape a été accomplie récemment.
2. Évaluation de performance : Pour la plateforme SoCLib, des travaux antérieurs ont permis de mesurer certains aspects (remplissage des canaux de communication, latences des acces via l'interconnect [GP11, Gen13]. Il va falloir les adapter a la plate-forme qui intègre TTool et SoCLib expérimentale.
3. Remontée d'information : Les traces qui resultent d'une simulation au niveau CABA (Cycle Accurate Bit Accurate), forcement très détaillées, seront à évaluer et une méthode à déterminer pour extraire et faire remonter l'infomation au niveau SysML.
Le volet prototypage a abouti à une version de TTool enrichie par des nouveaux Diagrammes de Déploiement et la génération automatique du code de l'application, de la description de la topcell matérielle, et du ldscript. Une première étude de cas de taille significative sera présentée conjointement avec TPT en début 2016 [GA16].
L'esprit de l'outil est de décharger l'utilisateur (qui peut être un ingénieur du développement logiciel peu enclin à utiliser les plates-formes de prototypage) d'un maximum de détail dans la phase de prototypage, puis
de lui permettre d'ajouter progressivement de son savoir-faire s'il le souhaite ; notamment nous calculons les adresses des segments de mémoire et ajoutons une infrastructure (contrôleur d'interruption, aide à la simulation etc.) de façon transparente dans un premier temps.
Travail à effectuer
Nous souhaitons élargir le champ d'application de notre outil. Pour l'instant, il est limité aux architectures regroupant des initiateurs et des cibles autour d'un VCI Generic Multi Network (VGMN). Notamment, nous souhaitons pouvoir traiter des architectures utilisant un bus (VCI Generic Serial Bus (VGSB), ultérieurement visant un bus de type CAN qui est très repandu dans le monde de l'automobile). Ensuite, nous souhaitons étendre l'outil à des architectures clusterisées soit autour d'un bus, soit autour d'un VGMN (visant ultérieurement un interconnect en mesh).
AVATAR met l'accent sur la securité. Nous souhaitons intégrer un crypto-processeur qui a été développé dans le cadre du projet TSUNAMY [AI13] et qui utilise un Direct Memory Access (DMA).
Les tâches une par une :
- Prise en main de l'outil AVATAR/SoCLib.
- ÂIntégration des crossbars locaux et d'un bus VGSB puis extension des méchanismes de génération de topcell et ldscript à des architectures clusterisées (tableau de segments à deux niveaux, calcul automatisé des adresses des cibles).  Ce travail sera à valider à l'aide de l'application de freinage automatique dont nous disposons (l'étude de cas citée de [GA16]) et qui sera à redeployer sur architecture clusterisée autour d'un VGSB.
-  Intégration des composants DMA, crypto-coprocesseur, d'un wrapper pour coprocesseurs et génération des parties de la topcell correspondantes.
Le choix d'une application adaptée pour valider ces ajouts, en partant par des exemples déjà disponibles pour AVATAR/TTool.
- En parallèle, à partir du mois de janvier, un ou deux étudiants du niveau Master 1 travailleront sur l'intégration des outils de mesure de performance préexistants.  Si le temps le permet, une première étude de performance s'effectuera à la fin du stage.
Encadrement
Le stage de six mois sera localisé au département SoC du LIP6, encadré par D. Genius (ALSOC, daniela.genius(at)lip6(.)fr avec un soutien ponctuel de L. Apvrille de tPT). Il sera proposé sous réserve de financement et remunéré à 3125 Euros (basé sur les mois de février à juillet).
Références
[AB12] L. Apvrille and A. Becoulet. Prototyping an embedded automotive system from its UML/SysML models. In ERTSS'2012, Toulouse, February 2012.
[AI13] Projet ANR-13-INSE-002. Gestion logicielle et matérielle de la sécurité des données pour des plate-formes manycore. In https ://www.tsunamy.fr/trac/tsunamy/, dec 2013.
[Apv] Ludovic Apvrille. TTool, an open-source toolkit for the modeling and verification of embedded systems. In http ://ttool.telecom-paristech.fr/.
[GA16] D. Genius and L. Apvrille. Virtual yet precise prototyping : An automotive case study (to appear). In ERTSS'2016, Toulouse, January 2016.
[Gen13] Daniela Genius. Measuring Memory Latency for Software Objects in a NUMA System-on-Chip Architecture. Darmstadt, Germany, July 2013. Reconfigurable Communication-centric Systems on Chip.
[GP11] Daniela Genius and Nicolas Pouillon. Monitoring communication channels on a shared memory multi-processor system on chip. In Workshop onReconfigurable Communication-centric SoCs (ReCoSoC'11), 2011.
[PKA11] G. Pedroza, D. Knorreck, and L. Apvrille. AVATAR : A SysML environment for the formal verification of safety and security properties. In The 11th IEEE Conference on Distributed Systems and New Technologies (NOTERE'2011), Paris, France, May 2011.
[Soc03] SocLib consortium. The SoCLib project : An integrated system-on-chip modelling and simulation platform. www.soclib.fr.
