

# CADENCE - TP1 : Conception et simulation d'un amplificateur différentiel

Dimitri GALAYKO

## Avant propos

Ce TP donne suite à un compte-rendu qui devra être envoyé par mail sur l'adresse `dimitri.galayko at lip6 point fr`.

Le compte-rendu doit inclure :

- Des captures d'écran des vues *schematic*.
- Les résultats de vos simulations – captures d'écran, valeurs DC etc.
- **Le chemin vers vos fichiers**
- Le déroulement de vos manipulations.

**Merci de penser à inverser les couleurs des images sur fond noir**

## 1 Installation et lancement de l'environnement

- Copiez le répertoire `~galayko/TP_INDUS_2013/` sur votre compte ;
- Dans un terminal, positionnez vous dans ce répertoire, lancez les commandes `tcs` et `source setup.csh`.
- Pour lancer l'environnement, exécutez `virtuoso`.

## 2 Amplificateur différentiel

On désire réaliser un amplificateur différentiel (*operational transconductance amplifier, OTA*) dont le schéma électrique est donné figure 1.

On suppose que les spécifications nous ont conduit aux dimensions indiquées dans la table 1.

Numéro du transistor ou de la paire de transistors	M1.x	M2.x	M3
Largeur W, $\mu\text{m}$	200nm	$8\mu\text{m}$	$1\mu\text{m}$
Longueur L, $\mu\text{m}$	400nm	200nm	200nm

TABLE 1 – Dimension des transistors

L'amplificateur est alimenté par une tension  $V_{dd}=1\text{ V}$ . La tension  $V_{biasn}$  doit être égale à  $0,25\text{ V}$ . Les composantes DC des tensions d'entrée  $In_{plus}$  et  $In_{moins}$  doivent être égales à  $0,5\text{ V}$ .

## 3 Création d'un projet

Avant tout, il faut créer le projet qui va contenir tous vos développements. Pour cela il faut créer une bibliothèque utilisateur dans laquelle vous mettrez vos circuits – vous lui donnerez un nom quelconque, par exemple *my\_lib*.

- Choisissez le menu *Library manager* se trouvant dans le groupe de menu *tools* du CIW (fenêtre principale). La fenêtre du gestionnaire des bibliothèques apparaît. Elle contient trois




FIGURE 1 – Amplificateur différentiel.

colonnes : à gauche, la liste des bibliothèques visibles, au centre, la liste des cellules associées à une bibliothèque, à droite, la liste des vues (*view*) associées à une cellule.

- Créez une nouvelle bibliothèque en lui donnant le nom de votre choix. Lors de la création, l'environnement demandera s'il faut associer à la bibliothèque un fichier avec les données technologiques (*techfile*). Choisissez l'option *attach an existing techfile* et choisissez le nom de la bibliothèque technologique NCSU\_TechLib\_FreePDK. Juste après la création, la bibliothèque est vide – elle ne contient pas de cellules.

- Créez une cellule dans cette bibliothèque – appelez la *OTA*, par exemple. C'est cette cellule qui contiendra le (les) schéma(s) électrique(s) lié(s) à l'amplificateur, ses dessins de masques etc. Ces éléments s'appellent des vues (*view*).

- Pour créer une vue, il faut aller dans le gestionnaire des bibliothèques et choisir le menu *file*→*new* → *cell view*. Vous choisissez ensuite l'outil que vous allez utiliser pour créer votre vue - le système proposera un nom de la vue suivant votre choix. Par exemple, pour créer une vue *schematic* il faut choisir l'application *Schematic L*, l'outil *Layout L* pour le dessin des masques (vue *layout*) etc.

## 4 Saisi du schéma électrique (vue *schematic*)

Créez la vue *schematic* dans la cellule *OTA*.

Vous saisirez votre schéma dans la fenêtre qui apparaît.

Pour placer un transistor :

Dans la fenêtre du saisi de schéma faites *Create*→*Instance*, puis cliquer sur *Browse*. Une fenêtre de navigation dans les bibliothèques apparaît. Les transistors nMOS et pMOS que l'on utilisera se trouvent dans la bibliothèque *NCSU\_Devices\_FreePDK45*, cellules *nmos.vtl* et *pmos.vtl*. Dans la liste des vues on choisit la vue *symbol* : cette vue contient le dessin du symbole du composant. En cliquant dessus et en plaçant le curseur sur la fenêtre de saisi de schéma, on voit apparaître le symbole du composant.

Donnez aux transistors les dimensions indiquées ci-haut. Les valeurs des paramètres

données à l’instanciation sont modifiables via le menu *Edit*→*Properties*→*Objects*.

Un transistor MOS est une structure géométriquement symétrique : au niveau physique, il est impossible de distinguer le drain de la source. Cependant, dans la base de donnée CADENCE ces terminaux ont les noms différents.

Il vous faudra placer quatre connecteurs : deux pour les entrées, un pour la sortie et un pour la tension de polarisation *Vbiasn*. Pour placer un connecteur, allez dans le menu *Add*→*Pin* de la fenêtre de saisi du schéma.

Pour connecter l’alimentation (la borne Vdd) et la masse, vous utiliserez des « étiquettes » (*label*) globaux. Les symboles correspondants s’appellent *vdd* et *gnd*, ils se trouvent dans la bibliothèque *analogLib*.

Pour pouvoir utiliser cet amplificateur dans un flot de conception hiérarchique, vous créez le symbole correspondant à l’amplificateur. Pour cela, dans la fenêtre de saisi de schéma vous choisissez le menu *Design*→*Create cellview*→*From Cellview*. Cette commande crée automatiquement une vue *symbol* à partir de la vue *schematic* (cette vue apparaît aussitôt à l’écran ; vous pouvez la modifier si vous le souhaitez). La nouvelle vue *symbol* reste associée à la cellule *OTA*. Le symbole possède quatre connecteurs correspondant aux quatre *pins* du schéma. Nous n’avons pas besoin de définir les connecteurs *gnd* et *vdd* car il s’agit là des variables globales (comme vous verrez plus tard).

De cette manière, vous venez de créer un schéma électrique avec une structure hiérarchique. Pour se déplacer dans une hiérarchie des schémas, utilisez le menu de la fenêtre de saisi de schéma *Edit*→*Hierarchy*.

Pour tester l’intégrité de votre schéma, effectuez une ERC (*Electrical Rules Check*, menu *Check* ou touche F7). Il ne doit pas générer d’erreurs.

## 5 Préparation du test

Vous disposez à présent du schéma électrique d’un OTA. Cependant, pour tester son fonctionnement, il vous faut placer cet amplificateur dans un certain contexte : connecter une source d’alimentation, une source de polarisation, appliquez un signal de test... Pour mettre en place cette infrastructure, vous créez une nouvelle cellule (dans la même bibliothèque) que vous appellerez, par exemple, *stimulis*. Dans cette cellule créez une vue *schematic* et, en ouvrant cette vue avec l’éditeur de schéma, placez le symbole de l’amplificateur et les sources de tension (bibliothèque *analogLib*, cellules *vsin* pour les sources des signaux d’entrée, cellule *vdc* pour les sources de *Vbiasn* et *Vdd*).

Vous connecter une source de tension entre chacune des bornes *Inplus*, *Inmoins*, *Vbias* et la masse (dont le symbole vous prendrez dans la bibliothèque *analogLib*). Dans un premier temps, vous définirez uniquement les paramètres *DC voltage* des sources, pour que toutes les sources génèrent uniquement des tensions continues. Les valeurs de ces tensions sont données au paragraphe 2. Pour les sources d’entrée, vous utiliserez une variable (par ex., *Vindc*) plutôt qu’une valeur. Plus tard nous donnerons une valeur à cette variable. Une de vos sources servira à générer la tension d’alimentation 1 V. Vous connectez cette source aux étiquettes globales *Vdd* (l’électrode « + » de la source) et *gnd* que vous irez chercher dans la bibliothèque *analogLib*. Lors de la génération de la netlist, le simulateur reliera automatiquement cette source avec les étiquettes définies au niveau de la cellule d’amplificateur.

Vous connecterez un condensateur à capacité 1 nF (cellule *cap* de la bibliothèque *analogLib*) entre la sortie de l’amplificateur et la masse.

## 6 Simulation électrique

### 6.1 Génération de la netlist

Lorsque vos deux schémas vous paraissent corrects, vous allez générer la netlist correspondante.

Pour cela vous allez ouvrir l'environnement de simulation analogique (menu *Launch*→*ADE L*). Une nouvelle fenêtre s'ouvre.

Cet environnement permet de simuler votre schéma ou système à l'aide de différents simulateurs. Il s'agit, en fait, d'une interface. Dans ce TP on utilise le simulateur Spectre – un produit commercial de Cadence, équivalent à *spice*.

Pour associer les modèles des transistors fournis par le Design Kit FreePDK, il faut faire les manipulations suivantes : dans la fenêtre ADE, dans le menu *Setup to Model Libraries*, il faut donner le chemin *complet* du fichier *hspice\_nom.include*. Le chemin suivant fonctionnera : */user/enseig/galayko/TP\_INDUS\_2013/hspice\_nom.include*.

Pour générer la netlist en format *spectre*, dans cette nouvelle fenêtre vous irez dans *Simulation*→*netlist*→*create*. Assurez vous que la netlist visualisée correspond bien à votre schéma.

Si tout est correct, vous pouvez commencer les simulations.

### 6.2 Simulation DC

Avant de faire une simulation, il faut donner une valeur au paramètre  $V_{indc}$  utilisé dans le schéma : vous donnerez la valeur donnée au paragraphe 2.

Effectuez une simulation DC (*direct current*, courant continu) de votre schéma. Pour cela, dans la fenêtre *analog environment* allez dans le menu *analysis*→*choose* et activer l'analyse DC du schéma. Pour lancer la simulation, cliquez sur le bouton « feu vert » en bas à droite de la fenêtre.

Si la simulation génère les erreurs, essayez de décrypter le fichier *log* qui apparaît lors de la simulation.

– Quelles sont les intensités de courant dans chacune des trois branches ?

### 6.3 Simulation DC paramétrique

Nous allons maintenant introduire une différence entre les tensions des deux entrées, afin d'étudier la réaction de la tension de sortie à une tension différentielle à l'entrée. Pour le faire, nous allons modifier les paramètres des deux sources de tensions connectées aux bornes *Inplus* et *Inmoins* (pour vous retourner dans la fenêtre de saisi de schéma) : au lieu de *Indc* nous mettrons  $V_{indc} + V_d$  et  $V_{indc} - V_d$ .  $V_d$  est alors un paramètre que vous allez faire varier.

Pour faire varier  $V_d$  et voir l'évolution de la tension de sortie, on effectue une analyse DC paramétrique. Dans la fenêtre *Choosing Analyses* on sélectionne *dc* et on coche "Sweep variable". On spécifie la variable  $V_d$  et on indique la plage de variation (-0.5V...+0.5V) en précisant le pas (0.001 V).

Dès que vous introduisez une variable dans votre schéma, elle apparaît dans la liste des variables, la sous-fenêtre à gauche en bas de la fenêtre de l'environnement analogique. Même si ailleurs l'évolution de cette variable est définie, il faut quand même préciser dans cette fenêtre sa valeur par défaut – vous mettez 0.

Pour afficher le graphique d'évolution d'une grandeur (par exemple, de la tension de sortie), il existe plusieurs possibilités. Le plus simple, est d'aller dans *Outputs → to be plotted → select on schematic* et ensuite, sur la fenêtre de saisi de schéma, cliquer sur le fil dont la tension vous voulez afficher. Cette opération peut être faite avant ou après la simulation. Si elle est faite avant (donc les résultats de simulation ne sont pas encore disponibles...), le graphique apparaît automatiquement après la fin d'une simulation réussie. Si les grandeurs à visualiser sont ajoutées après la simulation, il faut cliquer sur le bouton « afficher les graphiques » en bas à droite.

- Lancez la simulation et visualiser l'évolution de la tension en sortie de l'amplificateur.
- À quelle caractéristique connue dans l'électronique numérique vous fait penser la courbe obtenue ?
- Est-ce que le point de fonctionnement est bien choisi ?
- Quelle tension de compensation faut-il appliquer à une entrée de l'amplificateur pour que lorsque  $v_d = 0$ , la tension de sortie soit égale à 0,5 V ? Ajouter cette tension de compensation à la tension de polarisation d'une des entrée en modifiant le paramètre DC de la source d'entrée correspondante. Gardez cette modification pour toutes les manipulations qui vont suivre.

## 6.4 Simulation AC

La dernière étape de l'étude de l'OTA consiste à étudier son comportement en régime de petit signal en fonction de la fréquence.

Pour faire une analyse AC, vous ferez sur le schéma les modifications suivantes.

- désactivez le balayage de la variable  $V_d$  sans supprimer la configuration : cela se fait dans la fenêtre *setup sweep*.
- vérifiez bien que la valeur de la variable  $V_d$  est mise à zéro (dans la fenêtre *analog environment*, en bas à gauche).
- dans la fenêtre de saisi de schéma, au niveau des sources d'entrée : mettez les paramètres AC (phase et amplitude). Pour celle de l'entrée non-inverseuse : *AC magnitude = 0.5, AC phase = 0*. Pour celle de l'entrée inverseuse : *AC magnitude = 0.5, AC phase = 180*.
- dans la fenêtre *Analysis → Choose* sélectionnez l'analyse AC et remplissez les champs définissant le balayage en fréquence : *Start=1, Stop=10e10 ; Sweep = logarithmic, Points per decade = 100*.
- validez et lancez la simulation.
- visualisez la tension de sortie. Numériquement, cette tension est égale au gain en tension de l'amplificateur (pourquoi ?). Le niveau de tension en sortie est très élevé (des dizaines des volts), ce qui est manifestement irréaliste. Commenter cet artefact.
- Faites apparaître la même courbe en exprimant la tension de sortie en décibels. Pour cela vous utiliserez la calculatrice – un très puissant outil fourni par *Analog environment*, qui peut être appelé à partir de la fenêtre de *analog environment* ou de la fenêtre des graphiques.
- Que pouvez vous dire sur le type de la fonction de transfert ?

## 6.5 Simulation transitoire

La simulation transitoire ou temporelle est la plus précise, mais aussi le plus coûteuse en ressources. Elle utilise toute la connaissance disponible sur le système, et permet de connaître

son comportement dans n'importe quel contexte. Par exemple, elle seulement permet de connaître la forme d'onde de la tension de sortie si la tension d'entrée est, par exemple, une séquence d'impulsions non-périodiques. Toutes les informations que nous avons tirées des simulations précédentes peuvent être obtenues en faisant de la simulation transitoire. Cependant, une simulation transitoire est très gourmande en ressources ; et c'est la raison pour laquelle cherche à l'utiliser le moins possible et là où on peut, on utilise les simulations AC, DC, etc. Ces simulations utilisent soit un modèle simplifié du système, soit analyse la réponse à certains types d'excitations. Il s'agit d'un compromis : on réduit la généralité et la précision des résultats mais accélère considérablement les calculs.

Vous allez étudier la réponse de l'amplificateur à une tension sinusoïdale en effectuant une simulation temporelle (analyse transitoire). Pour cela vous modifierez les paramètres des sources connectées aux entrées *Inplus* et *Inmoins*. Pour la source connectée à *Inplus* : configurez la source pour qu'elle génère une tension sinusoïdale avec une amplitude de 1 mV, une fréquence de 100 Hz, une phase initiale  $0^\circ$ . Vous utiliserez les mêmes paramètres pour la source de l'entrée *Inmoins*, sauf la phase initiale qui doit être  $180^\circ$ . Attention ! Pour que la valeur non-nulle de la phase initiale soit prise en compte, il faut impérativement remplir *tous les champs vides* qui la précèdent (en posant des valeurs nulles s'il faut). Il s'agit là d'un bug de Cadence qu'il faut contourner.

Vous pouvez laisser inchangés les paramètres des champs *DC* et *AC* – ils ne comptent que pour les analyses correspondantes. Il faut indiquer le niveau « de décalage » de la source de tension temporelle, on recopie alors dans le champ correspondant la valeur du champ DC.

Il faut ensuite, dans la fenêtre d'analyse, activer *transient analysis* et établir le paramètre  $t=t\_final$  « temps de simulation ». Le simulateur analysera l'évolution de l'état du circuit entre 0 s et  $t\_final$ .

– Visualisez, sur le même graphique, la forme d'onde de la tension différentielle d'entrée (*i.e.* la différence *Inplus* – *Inmoins*) et la forme d'onde de la tension de sortie *Vout*. Pour visualiser la différence entre deux tensions, utilisez la calculatrice que vous pouvez appeler de la fenêtre *Analog environment* ou de la fenêtre graphique.

– Calculez le gain différentiel. Commenter sur l'éventuelle différence avec la valeur du gain donnée par la simulation AC.